摘要:
1. 數(shù)據(jù)準(zhǔn)備。對(duì)于 CDN 的 Silicon Ensemble而言后端設(shè)計(jì)所需的數(shù)據(jù)主要有是Foundry廠提供的標(biāo)準(zhǔn)單元、宏單元和I/O Pad的庫(kù)文件,它包括物理庫(kù)、時(shí)序庫(kù)及網(wǎng)表庫(kù),分別以.lef、.tlf和.v的形式給出。前端的芯片設(shè)計(jì)經(jīng)過(guò)綜合后生成的門(mén)級(jí)網(wǎng)表,具有時(shí)序約束和時(shí)鐘定義的腳本文件和由此產(chǎn)生的.gcf約束文件以及定義電源Pad的DEF(Design Exchange Format)文件。(對(duì)synopsys 的Astro 而言, 經(jīng)過(guò)綜合后生成的門(mén)級(jí)網(wǎng)表,時(shí)序約束文件 SDC 是一樣的,Pad的定義文件--tdf , .tf 文件 --technology file, F 閱讀全文
posted @ 2012-08-09 15:37
宙斯黃
閱讀(797)
評(píng)論(0)
推薦(1)
摘要:
#*******************************************************************************************# File name: syn_script_templet.tcl# Author: xxx xxx xxx# Description: This file is just only a templet for synthesis, including basic synthesis flow.# Users can make it as reference design. #**************** 閱讀全文
posted @ 2012-08-09 15:32
宙斯黃
閱讀(1146)
評(píng)論(0)
推薦(0)
摘要:
綜合概述綜合技術(shù)的研究可以追溯到20世紀(jì)60年代,IBM公司T.J.Watson研究中心開(kāi)發(fā)ALERT系統(tǒng),將寄存器傳輸級(jí)算法描述轉(zhuǎn)化成邏輯級(jí)的結(jié)構(gòu)實(shí)現(xiàn);20世紀(jì)70年代,綜合技術(shù)發(fā)展迅速,但主要致力于較低層次的邏輯綜合和版圖綜合;20世紀(jì)80年代中期,專(zhuān)用集成電路的廣泛應(yīng)用,要求芯片設(shè)計(jì)大規(guī)模、高性能、短周期,大大推動(dòng)了從算法級(jí)設(shè)計(jì)描述向寄存器傳輸級(jí)設(shè)計(jì)描述轉(zhuǎn)換的高層次綜合技術(shù)。 1.邏輯綜合概念邏輯綜合負(fù)責(zé)將寄存器傳輸級(jí)的結(jié)構(gòu)描述轉(zhuǎn)化為邏輯層的結(jié)構(gòu)描述,以及將邏輯層的結(jié)構(gòu)描述轉(zhuǎn)化為電路的結(jié)構(gòu)描述。在數(shù)字IC設(shè)計(jì)領(lǐng)域常用的EDA綜合工具中,最權(quán)威的要算Synopsys公司提供的綜合工具。Sy 閱讀全文
posted @ 2012-08-09 13:50
宙斯黃
閱讀(4162)
評(píng)論(0)
推薦(0)
摘要:
1.1 什么是DC? DC(Design Compiler)是Synopsys公司的logical synthesis工具,它根據(jù)design description和design constraints自動(dòng)綜合出一個(gè)優(yōu)化了的門(mén)級(jí)電路。它可以接受多種輸入格式,如HDL、Schematics、Netlist等,并能生成多種性能report,在reducing design time的同時(shí)提高了設(shè)計(jì)的性能。1.2 DC能接受多少種輸入格式? 支持 .db、.v、.vhd、.edif、.vgh、.lib等,.db一般是廠商的單元庫(kù);.v是veilog的后綴;.vhd是VHDL的后綴;.edif 和 閱讀全文
posted @ 2012-08-09 11:15
宙斯黃
閱讀(5926)
評(píng)論(0)
推薦(0)

浙公網(wǎng)安備 33010602011771號(hào)