宙斯黃

摘要： 仿真是IC設(shè)計不可或缺的重要步驟，仿真后一般需要記錄下波形文件，用于做詳細(xì)分析和研究。說一下幾種波形文件WLF(Wave Log File)、VCD(Value Change Dump)文件，fsdb(Fast Signal DataBase)文件、shm、vpd：對于WLF波形日志文件，只要我們使用過modelsim，應(yīng)該都很熟。WLF(Wave Log File) 是Mentor Graphics 公司Modelsim支持的波形文件。但我們在波形窗口觀察波形時，仿真結(jié)束時都會生成一個*.wlf的文件(默認(rèn)是vsim.wlf)。我們下次就可以通過通過modelsim直接打開這個保存下來的波形 閱讀全文

摘要： 轉(zhuǎn)載，比較結(jié)果不一定正確，比較設(shè)計不一定科學(xué).以下3個文件依次是用python、awk和perl寫的腳本，做同一件事情：diff.sh f1 f2f1和f2每一行的第一個字段（以空格分割）為key，如果f2某一行的key在f1中不存在，則輸出f2該行。比如：a.dat的內(nèi)容是1 a2 ab.dat的內(nèi)容是1 b3 b那么diff.sh a.dat b.dat則輸出3 b代碼：#!/usr/bin/pythonimport sysif len(sys.argv) != 3:print "Usage: " + sys.argv[0] + "file1 file2&qu 閱讀全文

摘要： 本文寫給自己看，很亂，不建議外人閱讀！1，使用Perl建立一個新文件：open (FILE, ">new_file");注意，>不能少，否則無法建立成功。2，perl編程語言中所有自帶關(guān)鍵詞，一律使用小寫字母。 閱讀全文

摘要： 最近編寫一個perl腳本時候，編譯出現(xiàn)了Global symbol "" requires explicit package name at ""的錯誤，后發(fā)現(xiàn)是由于使用use strict;造成，那么問題解決方法應(yīng)該有兩個：一，使用use strict; ，修改其他代碼，如下：1，首先，檢查你是不是用了use strict;2，如果用了use strict; 則，請在每個變量前加my將其聲明為本地變量；3，進(jìn)行完前兩步后，重新編譯，此時問題解決。二，去掉use strict;語法的嚴(yán)格檢查，重新編譯，問題應(yīng)該解決了。題外話：何時使用use strict 閱讀全文

摘要： 標(biāo)題brian的Perl問題之萬能指南綱要閱讀這份指南并保持明智的頭腦描述我的調(diào)試哲學(xué)我相信三件事情：這不是個人問題別老想著是你的代碼。你可能覺得自己是個藝術(shù)家，但實(shí)際上就算是經(jīng)驗豐富的大師也會寫出很多垃圾。每個人的代碼都是垃圾，我的也是你的也是。要學(xué)著 去喜歡它。當(dāng)你碰到問題的時候，你應(yīng)該想：“噢，我寫的垃圾代碼出了點(diǎn)問題。”這說明你不再去責(zé)怪 Perl。不應(yīng)該變成個人性的問題。忘記你以前怎么做的。如果不是你做事的方法有點(diǎn)問題，你也不會來讀這個。這并不是壞事，只是到了該有點(diǎn)長進(jìn)的時間。我們都經(jīng)歷過的。個人責(zé)任感如果你的代碼出了問題那僅僅是——你的問題。你應(yīng)該盡最大的力量自己解決。記住，每個人 閱讀全文

摘要： Signoff是IC設(shè)計中的一個重要的概念，他指的是成功完成IC設(shè)計的所有檢查的一個標(biāo)志。在ASCI設(shè)計中，有以下兩次sign-off。1. 前仿真（功能仿真）在設(shè)計的電路進(jìn)入布局布線前應(yīng)檢查其功能是否符合設(shè)計要求，這一仿真驗證稱之為第一次sign-off。2.后仿真（時序仿真）設(shè)計經(jīng)過布局布線之后，使用EDA工具進(jìn)行寄生參數(shù)提取，形成精確的post-layout電路網(wǎng)表，對此網(wǎng)表做時序仿真，來檢查時序行為是否符合要求，這一過程稱之為第二次sign-off。之后就可以進(jìn)入foundry流片生產(chǎn)了。Sign-off分析做的是否完整和完備對IC產(chǎn)品的質(zhì)量是至關(guān)重要的，若在這個階段查找到問題并加以修 閱讀全文

只有注冊用戶登錄后才能閱讀該文。 閱讀全文

摘要： #script for Design Compiler # Language : TCL # Usage : # 1) make sure the lib in the current directory # 2) if you have the file .synopsys_dc.setup, # set synopsys_dc_setup_file 1, # if not, set synopsys_dc_setup_file 0 # 3) change Step 3 : Variables to what you want # Especially : top module name,. 閱讀全文

只有注冊用戶登錄后才能閱讀該文。 閱讀全文

摘要： 最近看RISC CPU設(shè)計，發(fā)現(xiàn)里面的設(shè)計有Latch，以前記得總是說最好不要用Latch，所以就有點(diǎn)懷疑，于是查了一些資料，發(fā)現(xiàn)雖然Latch有一定的缺點(diǎn)，但是既然它存在，就肯定就有優(yōu)點(diǎn)，原來它占用面積更小，運(yùn)行速度更快，所以有時會用在CPU設(shè)計，但是在普通設(shè)計中，還是不提倡的，既然提到了Latch，那就不能不說說和它相關(guān)的幾個其它概念：觸發(fā)器、寄存器。鎖存器（latch）：我聽過的最多的就是它是電平觸發(fā)的，呵呵。鎖存器是電平觸發(fā)的存儲單元，數(shù)據(jù)存儲的動作取決于輸入時鐘（或者使能）信號的電平值，當(dāng)鎖存器處于使能狀態(tài)時，輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。（簡單地說，它有兩個輸入，分別是一個有效信號 閱讀全文