摘要:
目標器件:復旦微FPGA:JFM7K325T8FCBGA676(對標Xilinx Kintex-7系的XC7K325T) 工程背景:送入FPGA的外部時鐘為差分時鐘,時鐘送入FPGA后,經過PLL輸出至DDR3,但在implementation時失敗 bug message: [Place 30-1 閱讀全文
posted @ 2021-11-10 15:38
火警119
閱讀(1490)
評論(0)
推薦(0)
摘要:
目標器件:復旦微FPGA:JFM7K325T8FCBGA676(對標Xilinx Kintex-7系的XC7K325T) 工程背景:板載4片DDR(AllianceMemory_DDR3L_8G_AS4C512M16D3LB-12BCN-BIN),FPGA實現DDR的簡單讀寫測試 bug messa 閱讀全文
posted @ 2021-11-10 15:13
火警119
閱讀(4227)
評論(0)
推薦(0)

浙公網安備 33010602011771號