得一寸

摘要： stub諧振： λ/4=L時(shí)諧振，λ=v/f =>諧振頻率為f=v/λ=c/sqrt(erff)/λ=c/sqrt(erff)/(4*L); 對(duì)于空氣，諧振頻率為f=75/L，即1mm對(duì)應(yīng)75G的諧振頻率。 對(duì)于dk=3，全介質(zhì)環(huán)境，sqrt(erff)=1.73, 諧振頻率為f=45/L，即1mm 閱讀全文

摘要： HPC Option， Enable GPU Analysisi option，Ram limit 90% HFSS 3D Layout 過(guò)孔仿真 焊盤(pán)只有和線連在一起才會(huì)顯示。 $全局變量 反焊盤(pán)大一些，不同層焊盤(pán)大小相等，阻抗更加連續(xù) 翻譯 搜索 復(fù)制 閱讀全文

摘要： 刪除，復(fù)制，移動(dòng)： Edit->delete->prev，然后框選 柵格間距： Setting->unit,選取公英制和分辨率，左上角n:n是可選的柵格大小 修改焊盤(pán)大小： Q：查看焊盤(pán)大小 A：建新DCode Edit->change DCode 翻譯 搜索 復(fù)制 閱讀全文

摘要： PAD9.5導(dǎo)出txt AD導(dǎo)入pads txt AD保存advance Schmatic ascii,每頁(yè)都單獨(dú)保存 orcad 導(dǎo)入pads，逐頁(yè)導(dǎo)入 翻譯 搜索 復(fù)制 閱讀全文

摘要： 手冊(cè)的軟件 publisher 閱讀全文

摘要： HFSS 端口大小設(shè)置： HFSS端口和激勵(lì)(官方說(shuō)明) - 百度文庫(kù) (baidu.com) P15針在0.5pitch下，GS結(jié)構(gòu)相比GSG更接近50Ω，但是在某些頻點(diǎn)會(huì)有明顯的反射，該頻點(diǎn)插損比較大。 從TDR上看，阻抗呈正弦形狀變化，有些奇怪。 空氣盒子只增加了2mm，試了一下將空氣盒子擴(kuò)大 閱讀全文

摘要： 多層pcb，背地共面波導(dǎo)微帶線： 建模時(shí)如下結(jié)構(gòu)：Top+diel1+diel2+diel3+diel4+diel5,參考層都應(yīng)該在diel內(nèi)部，否則會(huì)出現(xiàn)如下報(bào)錯(cuò)： [warning] Port refinement, process hf3d: All absorbing boundary co 閱讀全文

摘要： apply_metrology_model: 目標(biāo)和背景灰度差別很小，但目標(biāo)大概位置確定，需要確定目標(biāo)位置的圓或者矩形； ball:圓形或矩形和圖像其他部分相比為特殊圖樣 閱讀全文

摘要： FPGA產(chǎn)生PLL LED子module，顯示FPGA在運(yùn)行 USB控制子module，USB時(shí)鐘輸入，狀態(tài)輸入，總線輸出，USBFIFO地址總線，數(shù)據(jù)雙向總線。 USB狀態(tài)機(jī)，F(xiàn)laga有效時(shí)，轉(zhuǎn)為讀狀態(tài)，flaga為0，轉(zhuǎn)為stop狀態(tài) Flagb有效，且FIFO為空時(shí)，轉(zhuǎn)為寫(xiě)狀態(tài)。 否則時(shí)ID 閱讀全文

摘要： SFDR比信噪比大15dB，怎么跟應(yīng)用聯(lián)系起來(lái)，分別決定了啥？ 閱讀全文