引言

在學習FPGA時，在野火的課程中學習到了關于分頻和降頻兩個有點相似的東西，在此記錄

下列所有圖片均來自于野火圖書
點擊訪問野火圖書

分頻

百度百科：
分頻器是指使輸出信號頻率為輸入信號頻率整數分之一的電子電路。對于任何一個N次分頻器，在輸入信號不變的情況下，輸出信號可以有2pi/N的相位。這種現象是分頻作用所固有的，與分頻器的具體電路無關，稱為分頻器輸出相位多值性

簡言之，分頻就是將頻率變為原來的1/n，根據n為偶數和奇數，又分為偶分頻和奇分頻
偶分頻波形圖

對于奇分頻來說，要利用分頻方式實現比較麻煩，對應野火的波形圖

降頻

其實和分頻實現的效果是一樣的，但是他們的波形圖不同，這也意味著，他們的應用場合不是完全相同的，雖然我還沒有遇到

對于降頻來說，奇分頻和偶分頻實現起來的不差不多，所以就給出偶分頻的波形圖，奇分頻照著畫一下就出來了，還能加深印象

意義

那么這兩個都差不多，那他們為什么還要弄一個降頻一個分頻，這不是麻煩人嘛QAQ

在FPGA中凡是時鐘信號都要連接到全局時鐘網絡上，全局時鐘網絡也稱為全局時鐘樹，是FPGA廠商專為時鐘路徑而特殊設計的，它能夠 使時鐘信號到達每個寄存器的時間都盡可能相同，以保證更低的時鐘偏斜（Skew）和抖動（Jitter）
---野火

也就是說，通過分頻實現的clk在高速系統中會出現一定程度的時鐘偏移，而降頻則和系統時鐘綁定，不會產生偏移，可以讓系統更穩定，但是會消耗更多的FPGA資源。 存在即合理

結語

分頻和降頻的核心功能都是相同的，只是他們實現的方式不同，帶來的side effect也就不同，所以按需選擇