摘要:
VCS是編譯型Verilog模擬器,它完全支持OVI標準的Verilog HDL語言、PLI和SDF。VCS具有目前行業中最高的模擬性能,其出色的內存管理能力足以支持千萬門級的ASIC設計,而其模擬精度也完全滿足深亞微米ASIC Sign-Off的要求。 VCS結合了節拍式算法和事件驅動算法,具有高性能、大規模和高精度的特點,適用于從行為級、RTL到Sign-Off等各個階段。VCS已經將CoverMeter中所有的覆蓋率測試功能集成,并提供VeraLite、CycleC等智能驗證方法。VCS和Scirocco也支持混合語言仿真。VCS和Scirocco都集成了Virsim圖形用戶界面,它.. 閱讀全文
posted @ 2013-07-15 11:36
宙斯黃
閱讀(2679)
評論(0)
推薦(0)

浙公網安備 33010602011771號