1、IO電平特性

邏輯電平是指一種可以產(chǎn)生信號的狀態(tài)，通常由信號與地線之間的電位差來體現(xiàn)。邏輯電平的浮動范圍由邏輯家族中不同器件的特性所決定

邏輯電平術語
輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高于Vih時，則認為輸入電平為高電平。
輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于Vil時，則認為輸入電平為低電平。
輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。
輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。
閾值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> Vih，輸入低電平 <Vil。

對于一般的邏輯電平，Vih，Vil，Voh,Vol以及Vt的關系可表示如下：
Voh> Vih > Vt > Vil > Vol。

Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。
Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。
Iih：邏輯門輸入為高電平時的電流（為灌電流）。
Iil：邏輯門輸入為低電平時的電流（為拉電流）。

2、常用邏輯電平

由圖可知，常見信號邏輯電平參數(shù)常用的邏輯電平有：

TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。

（1）TTL和CMOS的邏輯電平按典型電壓可分為四類：
　　5V系列、3.3V系列、2.5V系列和1.8V系列，
　　3.3V的TTL電平和CMOS電平通常稱為LVTTL和LVCMOS;

（2）RS232/RS422/RS485是串口（UART）的電平標準，RS232是單端輸入輸出，RS422和RS485是差分輸入輸出;

（3）ECL、PECL、LVPECL、LVDS、CML是差分輸入輸出電平;

（4）SSTL主要用于DDR存儲器，HSTL主要用于QDR存儲器;電平通常標準參數(shù)如下表所示，具體芯片建議參考Datasheet。