CCI Family

CCI-550 簡介

Arm CoreLink CCI-550 Cache Coherent Interconnect 擴展了 CoreLink CCI-500。它在 big.LITTLE 處理器集群之間提供完整的緩存一致性，并為其他代理（如 Mali GPU、網絡接口或加速器）提供 I/O 一致性。

CoreLink CCI-550 提供可擴展和可配置的互連，使 SoC 設計人員能夠以盡可能小的面積和功耗滿足性能目標，并且還增加了可降低整體系統延遲的監聽濾波器。

與 CoreLink CCI-400 相比，CoreLink CCI-500 提供高達兩倍的峰值系統帶寬，30% 處理器內存性能提升、更低的系統功耗，以及高度縮放和配置能力，能夠滿足各式應用的需求。

CCI-550 功能

CCI-550 主要功能：

• ACE masters 之間的數據一致性;
• QoS 服務，用于配置transaction優先級;
• 輸入和輸出(I/O) 與 ACE-Lite master的一致性;
• master 和s laver之間的交叉開關互連功能;
• 性能監控單元(PMU)，用于對與性能相關的事件進行計數;
• 用于MMU 之間通信的主設備之間的DVM 消息傳輸;
• 偵聽過濾器(核心功能) ，可降低偵聽功率并提高偵聽未命中的性能;
• 支持 Arm TrustZone 技術以提供安全、非安全和受保護狀態。

緩存一致性和共享數據問題

例如，上圖中的箭頭表示 big 和 LITTLE 處理器群集之間的監聽，以及從 IO 接口到兩個處理器群集的監聽。 這些監聽是訪問任何共享數據必需的，以此確保其緩存為硬件一致性緩存。 換而言之，確保所有處理器和 IO 看到同一個一致內存視圖。

對于大多數工作負載而言，作為監聽請求結果而執行的大部分查詢將不命中，也就是它們無法在緩存中找到所請求數據的副本。 這意味著許多由監聽引發的查詢可能造成對帶寬和能源的不必要使用。 當然，我們已經剔除了軟件緩存維護的更高成本， 但或許我們可以進一步優化 ？

監聽過濾器介紹

此時監聽過濾器登上舞臺。通過將監聽過濾器集成到互聯之中，我們可以維護一個處理器緩存內容目錄，免除廣播監聽的必要。
監聽過濾器的原理如下：

• 所有已緩存的共享內存的標記存儲在互聯內的一個目錄中（監聽過濾器）
• 所有共享訪問將查詢這一監聽過濾器，可能的回復有兩種：
  • 命中 –> 數據在片上，提供一個指向具有該數據的群集的矢量
  • 未命中 –> 轉而從外部內存獲取

CCI-550 Interfaces

CCI-550 是高度可配的，你可以在系統中配置多個master 和 slave, 下圖是一個基于CCI-550配置的系統框圖：

上圖中可以看到 支持ACE 協議的 S5 和 S6 接口連接了 Cortex-A53 和 Cortex-A72 ，CCI-550 可以管理 L1 Cache 和 L2 Cache之間數據共享和數據同步。

在CCI-550 中可以使用ADB-400（AMBA Domain Bridge）集成多個 power domain 和 clock domian；

• S0-S4 連接了支持 ACE-Lite 的 Mali-T860 GPU 或者 Mali-T880 GPU，或者支持 ACE-Lite + DVM 的 MMU；
• CCI-500 提供了 APB Salve 接口，可以通過 APB 接口來對CCI-550 進行配置；
• M5-M2 連接了 Memory controller，從而可以支持LPDDR4 和 LPDDR3；
• 對于 CCI-500 clock 和 power的控制可以通過 Q-channel 和 P-channel。

Snoop filter 再介紹

CPU從內存中讀取數據到 cache line 的操作被稱為 “load” ，而將cache line中的數據寫回到內存對應位置的操作則被稱為 “store” 。在 硬件設計 中，cache屬于CPU的一部分，而CPU和內存之間是通過bus(總線)相連的，因此不管是"load"還是"store"操作，都需要經過總線的傳輸，總線的一次傳輸被稱為 “transcation” 。

總線被多個CPU所共享，某個CPU對總線的訪問，都能被掛接在同一總線上的其他 CPU “ 看到 ”。

怎樣看到 ？

Snooping 機制采用廣播的形式，也就是當一個CPU 修改了cache line之后，將廣播通知到總線上其他所有的CPU。收聽廣播是需要 耳朵 的，對于CPU來說這個“ 耳朵 ”就是一個硬件單元，它會負責監聽總線上所有 transactions 的廣播。

廣播的方式雖然簡單，但要時刻監聽總線上的一切活動，可得累個夠嗆，而且CPU之間共享的內存數據畢竟只占少數，大部分監聽可以說都是白費力氣，所以才引入了一個用于過濾的 snoop filter ， 過濾的標準就是看自家的CPU有沒有緩存這個transaction涉及到的內存位置，或者說有沒有對應的cache line 。

那怎么判斷有沒有呢？
答： 識別 cache line的標準，自然是 Tag 比對：

過濾之后接收方的工作減輕了，可廣播還一直在那兒呢，每個CPU產生的總線transaction，都要廣播給其他的每個CPU，這得多消耗總線帶寬(bandwidth)啊。假設CPU的個數是N，那么需要的總線帶寬就是: N * (N-1) = N 2 - N

-所以，如果總線上CPU的數目比較少還好(2到8個)，這按平方的增長速度，多了總線可就吃不消了。

CCI-550 Snoop filter

如上文所述，CCI-550 包含一個監聽過濾器(snoop filter)，用于記錄存儲在ACE master cache中數據的地址。

如果 coherency總線發起一個 snoop transaction 之后，但是這個時候，在其他master中并不存在所需的數據，snoop filter 就會給snoop transaction返回一個respons。

Question：CCI400 與 CCI500 的區別

CCI400 和 CCI500 都是 ARM 公司推出的 Cache Coherent Interconnect（緩存一致性互連）IP 核，主要用于多核SoC系統中連接CPU、GPU、DMA等多個主設備，實現高效的數據流通與緩存一致性。

主要區別如下：

一、功能特性

二、應用與定位

• CCI-400：主要應用于較早期的ARM Cortex-A7/A15/A17/A53/A57 配置的多核SoC（如部分早期的高通驍龍、三星Exynos）。
• CCI-500：適用于需要更高帶寬、更多端口、更強一致性、更低功耗和安全需求的SoC（如Cortex-A72/A73等更高端處理器）。

三、技術演進

• CCI-500 相比 CCI-400，針對大型手機、平板SoC中“big.LITTLE”異構多核，有更強的數據一致性和帶寬優化，并改進了功耗和安全機制。
• CCI-500引入了更多企業級特性，適合服務器和高性能計算方向的ARM芯片。

四、簡要總結

• CCI-400：面向基礎多核一致性互連，滿足智能手機、平板等中低端需求；
• CCI-500：帶寬更大，端口更多，支持更復雜的多核架構，更強的一致性和安全性，適合高端移動設備甚至服務器。

實用對比舉例：

• 2014年發布的部分旗艦安卓SoC采用 CCI-400；
• 2016年后期的高端SoC則多改用 CCI-500 或更先進的CMN產品。

Snoop Filter 介紹

• Snoop Filter 是一種緩存一致性優化機制，用于減少不必要的嗅探（snoop）流量。
• 在多核系統中，CPU之間需要通過嗅探機制保持緩存一致性。沒有 Snoop Filter 時，所有嗅探請求都會廣播到所有相關主設備，帶來帶寬和延遲開銷。
• CCI-500 內置 Snoop Filter，可以記錄哪些緩存行被哪些主設備緩存，從而只向真正需要的主設備發起嗅探請求，極大減少了總線流量和功耗，提高了系統性能。
• CCI-400 沒有 Snoop Filter，所有嗅探請求都需要廣播。