摘要： 1、打開PDS軟件，右擊Flow窗口的Generate Bitstream； 2、選擇Project Setting 3、將框中的數(shù)據(jù)改為389C3 4、如果你的界面如下，就按下圖中的改（這是紫光的技術(shù)支持發(fā)過來的截圖） 閱讀全文

摘要： 1、創(chuàng)建工程 1.1、雙擊桌面Pango Design Suite圖標直接打開軟件 1.2、在PDS開發(fā)環(huán)境里雙擊Create Project，或者點擊file >New Project， 1.3、在彈出的PDS工作向?qū)?，點擊Next按鈕 1.4、 在彈窗中輸入工程名稱和工程保存路徑 1.5、在彈窗 閱讀全文

摘要： UVC USB Video Class 是一種為USB視頻捕獲設(shè)備定義的協(xié)議標準 通過Petalinux配置Linux內(nèi)核和設(shè)備樹、修改內(nèi)核驅(qū)動文件就可以驅(qū)動UVC攝像頭。 準備工作 1、將USB攝像頭插入電腦，查看屬性-->詳細信息-->硬件Id，獲取攝像頭的VID和PID 2、 準備內(nèi)核源文件 閱讀全文

摘要： 1、創(chuàng)建工程，點擊Flow Navigator-->IP catalog 2、在彈出的窗口中，Search欄輸入clock關(guān)鍵字，找到 Clocking Wizard,并雙擊打開 3、在彈窗中進行一些修改 其他的不改，點擊OK，在彈窗中點擊Generate 閱讀全文

摘要： 1、添加TestBench文件 在 Source框，點擊+號，在彈窗中選擇Add or create simulation source,點擊Next 在彈窗中點擊Create File，在彈窗中修改File name,點擊OK ，點擊Finish 在彈窗中點擊OK，點擊YES 在Source -- 閱讀全文

摘要： 1、在線邏輯分析儀的原理 2、在線邏輯分析儀的三種辦法 一、在HDL代碼中例化一個ILA IP核 點擊Flow Navigator -->PROJECT MANAGER -->IP Catalog 在彈窗的Search欄中輸入ILA，可以找到Debug--> ILA(integrated Logic 閱讀全文

摘要： 1、打開軟件 雙擊軟件圖標，彈出如下圖框 2、新建工程 一、點擊Create Project 二、彈出 三、點擊Next，彈出下圖 四、修改Project name 和Project location，點擊next 五、選擇RTL Project，取消 Do not specify sources 閱讀全文

摘要： AXI （Advanced eXtensible Interface）高級可擴展接口 ZYNQ器件的 AXI用于ARM與FPGA之間的數(shù)據(jù)交換 AXI4接口的5個獨立通道 1、讀地址 2、度數(shù)據(jù) 3、寫地址 4、寫數(shù)據(jù) 5、寫響應(yīng) AXI4 讀傳輸過程 1、主機在讀地址通道將地址和控制命令發(fā)送給從機 閱讀全文

摘要： 開發(fā)流程 硬件設(shè)計部分，在Vivado軟件中實現(xiàn) 一、創(chuàng)建Vivado工程 二、使用IP Integrator創(chuàng)建Processor System 三、生成頂層HDL 四、生成Bitstream，并導(dǎo)出到SDK 軟件設(shè)計部分，在SDK軟件中實現(xiàn) 五、在SDK中創(chuàng)建應(yīng)用工程 功能驗證 六、板級驗證 目 閱讀全文

摘要： 設(shè)備樹的起源 一堆亂七八糟的板級硬件信息都放在內(nèi)核的arch/arm里面，導(dǎo)致內(nèi)核太虛胖，從而引入設(shè)備樹DTS（Device Tree Source） Device Tree是一種描述硬件的數(shù)據(jù)結(jié)構(gòu)，用時實現(xiàn)驅(qū)動代碼與設(shè)備信息分離； DTS文件采用樹形結(jié)構(gòu)描述板級設(shè)備，也就是電路板上的硬件設(shè)備信息， 閱讀全文