基于FPGA的8PSK+幀同步系統verilog開發,包含testbench,高斯信道,誤碼統計,可設置SNR
1.算法仿真效果
vivado2019.2仿真結果如下（完整代碼運行后無水?。?/p>
設置SNR=10db
設置SNR=30db
仿真操作步驟可參考程序配套的操作視頻。
2.算法涉及理論知識概要
隨著通信技術的不斷發展，相位調制技術因其高頻譜效率和抗干擾能力而廣泛應用于無線通信系統中。其中，8PSK（8相位相移鍵控）作為一種高階調制方式，具有更高的頻譜效率和更強的抗干擾能力，因此備受關注。然而，8PSK調制解調的實現復雜度較高，需要高效的數字信號處理技術。現場可編程門陣列（FPGA）作為一種可編程邏輯器件，具有高度的靈活性和并行處理能力，非常適合實現復雜的數字信號處理算法。
2.1 8PSK調制原理
8PSK調制是一種相位調制方式，其基本原理是通過改變載波的相位來傳遞信息。在8PSK中，一個符號周期內的相位變化有8種可能的狀態，分別對應3個比特的信息。因此，8PSK調制可以看作是一種將3個比特映射到一個符號的映射方式。具體地，假設輸入的比特序列為b2b1b0，則對應的8PSK符號可以表示為：
S(t)=Acos(2πfct+θk) （1）
其中，A是載波的振幅，fc是載波的頻率，θk是第k個符號的相位，k=0,1,...,7。θk的取值由輸入的比特序列b2b1b0決定，具體的映射關系如表1所示。
2.2 幀同步
在數字通信中，信息通常是以幀為單位進行組織和傳輸的。幀同步的目的是確定每一幀的起始位置，以便接收端能夠正確地解調出每幀中的數據。
設發送的幀結構為：幀同步碼 + 信息碼元序列 。幀同步碼是具有特定規律的碼序列，用于接收端識別幀的起始。
幀同步的過程就是在接收序列中尋找與幀同步碼匹配的位置，一旦找到匹配位置，就確定了幀的起始位置，后續的碼元就可以按照幀結構進行正確的劃分和處理。
3.Verilog核心程序
`timescale 1ns / 1ps
//
// Company:
// Engineer:
//
// Create Date: 2024/08/05 03:30:02
// Design Name:
// Module Name: TOPS_8PSK
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//
module TOPS_8PSK(
input i_clk,
input i_rst,
input signed[7:0]i_SNR,
input[1:0]i_en,
input i_dat,
output [2:0]o_ISET,
output signed[15:0]o_I8psk,
output signed[15:0]o_Q8psk,
output signed[15:0]o_Ifir_T,
output signed[15:0]o_Qfir_T,
output signed[31:0]o_mod_T,
output signed[15:0]o_Nmod_T,
output signed[31:0]o_modc_R,
output signed[31:0]o_mods_R,
output signed[31:0]o_Ifir_R,
output signed[31:0]o_Qfir_R,
output [2:0]o_wbits,
output o_bits,
output [1:0]o_bits_head,
output [7:0]o_peak,
output o_en_data,
output o_en_pn,
output o_frame_start,
output signed[31:0]o_error_num,
output signed[31:0]o_total_num
);
reg[9:0]cnt;
always @(posedge i_clk or posedge i_rst)
begin
if(i_rst)
begin
cnt <= 10'd0;
end
else begin
if(cnt == 79)
cnt <= 10'd0;
else
cnt <= cnt+10'd1;
end
end
reg dat_clk;
always @(posedge i_clk or posedge i_rst)
begin
if(i_rst)
begin
dat_clk <= 1'd0;
end
else begin
if(cnt == 39)
dat_clk <= 1'd1;
else
dat_clk <= 1'd0;
end
end
T8PSK T8PSKU(
.i_clk (dat_clk),
.i_clksample(i_clk),
.i_rst (i_rst),
.i_en (i_en),
.i_dat (i_dat),
.o_ISET (o_ISET),
.o_clk_3div(),
.o_I8psk(o_I8psk),
.o_Q8psk(o_Q8psk),
.o_Ifir (o_Ifir_T),
.o_Qfir (o_Qfir_T),
.o_cos (),
.o_sin (),
.o_modc (),
.o_mods (),
.o_mod (o_mod_T)
);
//加入信道
awgns awgns_u(
.i_clk(i_clk),
.i_rst(i_rst),
.i_SNR(i_SNR), //這個地方可以設置信噪比，數值大小從-10~50，
.i_din(o_mod_T[28:13]),
.o_noise(),
.o_dout(o_Nmod_T)
);
//8PSK解調
R8PSK R8SKU(
.i_clk (dat_clk),
.i_clksample(i_clk),
.i_rst (i_rst),
.o_clk_3div(),
.i_med (o_Nmod_T),
.o_cos (),
.o_sin (),
.o_modc (o_modc_R),
.o_mods (o_mods_R),
.o_Ifir (o_Ifir_R),
.o_Qfir (o_Qfir_R),
.o_wbits(o_wbits),
.o_bits (o_bits),
.o_bits_head(o_bits_head),
.o_peak(o_peak),
.o_en_data(o_en_data),
.o_en_pn(o_en_pn),
.o_frame_start(o_frame_start)
);
Error_Chech Error_Chech_u1(
.i_clk(dat_clk),
.i_rst(i_rst),
.i_trans({~i_dat,1'b1}),
.i_en_data(o_en_data),
.i_rec({~o_bits,1'b1}),
.o_error_num(o_error_num),
.o_total_num(o_total_num)
);
endmodule
浙公網安備 33010602011771號